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Cryptography is very important to ensure secured data storage and 
transmission through encryption technique in this digital world. The most widely 
used cryptography algorithm is the Advanced Encryption Standard (AES) published 
in 2001. AES algorithm is fast and easy to be implemented, and it aims to protect 
data and ensure privacy. Hence, AES hardware cannot afford any encryption failure 
which will corrupt the whole system. Built-In-Self-Test (BIST) introduced into the 
AES system will increase the system testability and reliability, which in turn will 
protect the system from attack and will incur less testing cost. This project aims to 
continue previous UTM student’s research on FPGA implementation of AES system 
in System-on-Chip (SoC) design. By extending further, a proposed AES hardware 
BIST design is incorporated into the AES processor core in Verilog RTL and FGPA 
implementation. This will be a valuable asset to UTM for future SoC researches on 














 Kriptografi adalah sangat penting untuk menjaminkan keselamatan 
penyimpanan and pertukaran maklumat melalui teknik penyulitan (encryption) dalam 
dunia digital ini. Algorithm yang paling luas digunakan ialah Advanced Encryption 
Standard (AES) yang diterbitkan pada tahun 2001. Algorithm AES adalah pantas 
dan mudah dilaksanakan dan tujuannya adalah untuk melindungi maklumat dan 
memastikan privasi maklumat. Dengan ini, perkakasan AES mesti mengelakan 
kegagalan penyulitan yang akan meruntuhkan seluruh system. Built-In-Self-Test 
(BIST) diperkenalkan dalam sistem AES akan meningkatkan kebolehujian dan 
kebolehpercayaan sistem, yang seterusnya mempertahankan sistem daripada 
pencerobohan and menyebabkan kurang kos ujian. Maklamat project ini adalah 
untuk meneruskan penyelidikan pelajar UTM yang lalu dengan penggunaan FPGA 
dalam rekabentuk System-on-Chip (SoC). Project ini juga dilanjutkan lagi dengan 
mencadangkan  rekabentuk BIST untuk perkakasan AES digabungkan dalam 
prosessor AES dengan Verilog RTL dan penggunaan FPGA. Rekabentuk ini akan 
menjadikan satu asset yang amat berharga kepada UTM untuk penyelidikan SoC 
pada masa depan dalam rekabentuk AES dan BIST. 
 
 
 
